伊赫巴里
Thursday, 19 February 2026
Breaking

英特尔 Nova Lake 芯片尺寸泄露:预示着更高的成本

TSMC N2 上较小的计算芯片仍需更高价格

英特尔 Nova Lake 芯片尺寸泄露:预示着更高的成本
7dayes
1 week ago
52

Global - 艾赫巴里通讯社

英特尔 Nova Lake 芯片尺寸泄露:预示着更高的成本

据业内人士 @9550pro 透露的最新消息,英特尔备受期待的酷睿 Ultra 系列 4 处理器(代号 Nova Lake)的潜在芯片尺寸已浮出水面。这些泄露表明,英特尔希望借此在与 AMD 竞争的桌面和笔记本电脑市场中重新确立地位的下一代 CPU,其制造成本将远非低廉。这些高昂成本的影响可能会显著左右英特尔的定价策略和整体市场渗透率。

英特尔的 Nova Lake 处理器旨在提供显著的性能提升,这对于夺回市场份额至关重要。据报道,当采用台积电 (TSMC) 先进的 N2 制造技术时,Nova Lake 的计算芯片(compute tile)尺寸将超过 110 平方毫米。这种特定配置包括八个高性能的 Coyote Cove P 核和 32 个节能的 Arctic Wolf E 核。根据泄露的数据,当配备一个巨大的 144 MB 大容量末级缓存 (bLLC) 时,芯片尺寸据称会扩展到 150 平方毫米以上。

为了更好地理解这些尺寸,将其与英特尔 Arrow Lake 的计算芯片进行比较是很有帮助的,后者预计将采用台积电的 N3B 技术制造。Arrow Lake 芯片包含八个 Lion Cove P 核和 16 个 Skymont E 核,估计尺寸约为 117 平方毫米。这种比较表明,即使没有 bLLC,Nova Lake 的计算芯片在尺寸上也与 Arrow Lake 相当,并且在集成 bLLC 后会显著增大,这突显了新设计的复杂性和规模。

选择台积电的 N2 工艺节点是预计成本增加的关键因素。行业分析师预计 N2 将比 N3B 昂贵得多,尽管两种技术都具有相似数量的极紫外 (EUV) 层(约 20-23 层)。N2 成本较高的部分原因在于,它预计将依赖 EUV 多重图案化技术处理几个关键层,这种技术增加了制造过程的复杂性和开销。因此,假设泄露的芯片尺寸准确,没有 bLLC 的 Nova Lake 计算芯片的生产成本预计将比 Arrow Lake 芯片略高。而带有 bLLC 的版本将需要显著更高的制造成本。

尽管制造成本高昂,英特尔可能不会面临难以逾越的挑战,特别是考虑到这些高性能芯片是针对富裕的游戏玩家和发烧友的高端 CPU。这个市场细分通常对高价表现出更高的容忍度,将尖端性能置于首位。这种战略重点表明,英特尔正在将 Nova Lake 定位在高端市场竞争,在该市场中,利润可以吸收更高的生产开支。

与英特尔的现代架构理念一致,Nova Lake 将采用多芯片设计,包括一个计算芯片(可能两个)、一个系统级芯片 (SoC) 芯片、一个 GPU 芯片、一个 I/O 芯片和一个基板芯片。值得注意的是,主要的计算芯片将采用双晶圆厂方法生产:英特尔位于亚利桑那州 Fab 32 的专有 18A 制造技术,以及台积电位于台湾 Fab 22 的 N2 制造工艺。这种混合制造策略凸显了英特尔为实现供应链多元化和利用最佳可用工艺技术所做的努力。

英特尔尚未正式披露哪些 Nova Lake 特定版本将用于桌面平台,哪些用于笔记本电脑,也未说明是否存在任何基本的架构区别。然而,考虑到英特尔声明的目标是内部生产大部分 Nova Lake 硅片,再加上当前市场趋势是笔记本电脑 CPU 的销量与台式机 CPU 的销量之比约为 7:3,因此可以合理推断,很大一部分面向笔记本电脑的 Nova Lake 处理器将来自英特尔位于亚利桑那州的晶圆厂。这种对内部生产的重视可能会减轻与台积电生产的带有 bLLC 的 Nova Lake 计算芯片相关的高成本所带来的财务影响,从而保护英特尔的资产负债表。

半导体芯片的最终成本是一个复杂的函数,包括工艺技术、芯片尺寸、功能良率和参数良率。尽管行业专家可以合理地推测台积电的 N2 将比 N3B 更昂贵,但缺乏关于参数良率等因素的全面数据使得精确的成本预测具有高度推测性。尽管如此,向先进工艺节点和多芯片设计的趋势无疑预示着未来消费者和企业将获得更昂贵但更强大的计算硬件。

标签: # 英特尔 Nova Lake # 台积电 N2 # CPU 成本 # 芯片尺寸 # 酷睿 Ultra 4 # 18A 技术 # 半导体制造 # 小芯片 # AMD 竞争